SoC FPGA空间广阔，厂商力克四大难点

键字：SoC FPGA SoC FPGA

FPGA市场近两年分外热闹，厂商在技术上不断推陈出新，竞争也日趋白热化。一方面，由于工艺与系统性能的提升，FPGA在传统市场里不断扩充其影响力，另一方面，在这个硅片融合时代，FPGA架构也进行了变革性的创新，“微处理器+DSP+专用IP+可编程”的SoC架构已深入人心，这使得FPGA的厂商能够涉足到新的领域，从工业、医疗、汽车、通信到消费电子，FPGA身影无处不在，不断侵蚀其他处理器应用市场。

从终端产品制造商的年FPGA使用量数据来看，也印证了这样的趋势。ASSP标准的设计量在不断下降，而凭借可编程逻辑灵活性与易用性的FPGA，每年的设计量在大幅上涨，上升的速度也远高于增长速度，完全归功于FPGA在众多领域能够替代ASIC。据统计，到2014 年高端FPGA市场规模至少达到30亿美元，ASSP和ASIC市场规模在110亿美元左右，高端FPGA需求十分可观。

SoC FPGA市场前景广阔

美高森美公司SoC产品部市场总监Shakeel Peera

美高森美(Microsemi)公司SoC产品部市场总监Shakeel Peera坚信，FPGA一直处于系统集成的，这种趋势在可预见的将来也不会改变。最近，FPGA把复杂的应用和控制处理器集成到了自己的结构之中，同时也集成了更复杂的模拟电路，比如ADC/DAC。“随着各种不同技术继续发展(比如chip on chip，TSV和2.5D封装)，可以预计还会出现更加复杂的集成方式。尤其是在厂商解决了与这些技术相关的供应链问题并找到降低这些技术的成本的方法之后，集成水平会进一步提高。”Peera分析说。

“由于物联网正在迅速成为日常现实，对于不同类型网络连接传感器(成像、远程感应等)的需求急剧增长，带动FPGA需求不断上升。FPGA用于完成后传感器处理与复杂的接口任务。”Peera认为，中国正在快速成为增长最快的PLD市场，将来必然会成为的单一市场。他指出，FPGA在1990年代和2000年代的初期增长来自通讯市场，现在该市场变得更加多样化，尤其是在工业终端市场领域，以及在视频/成像应用领域，此外还设计航空、医疗、消费与汽车等市场领域。他还透露说，美高森美在通信ASSP和混合信号分立元件方面具有非常高的渗透率。

京微雅格市场总监窦祥峰

京微雅格市场总监窦祥峰也认为，FPGA会有更广阔空间在SoC领域是毋容置疑的。FPGA把ARM集成后解决了外设问题（更多的外设），同时利用FPGA的逻辑部分提升了ARM核的效率，但是应用的开发环境与成本制肘了其发展，在解决应用的易用性与成本后，SoC FPGA会取代相当份额的ARM处理器市场，因为客户在ARM之外有更多的资源做更多的功能应用，FPGA集成DSP优势是明显的，首先解决了并行计算的问题，如果FPGA上的乘法器足够大；第二解决了处理器问题，利用FPGA的逻辑与片上存储器实现DSP功能的扩展。

FPGA之所以能取代ASIC部分市场的原因在于FPGA比ASIC更能满足客户需求反馈的及时性、灵活性以及特殊性。因此，SoC FPGA时代，FPGA在一些专用市场，特别是传统ASIC的势力范围，FPGA将取得更多的应用机会。“如家电领域，传统应用是采用专用的MCU加上必要的驱动电路，但是不可逆转的家电智能化与网络化是未来的潮流，且个性化家电也是未来需求之一，FPGA的信息化处理能力与灵活的应用方式是亮点。”他举例说。

不过，窦祥峰同时也指出，SoC FPGA集成的功能越多其受到约束的地方就越多，客户总是要找一款适合自己的应用系统，如有线通信，大多数应用是对接口，逻辑要求明显，但对于其他功能需求就不明显。因此，虽然其功能与性能有着巨大的提高，在ASIC与DSP或处理器之间，FPGA能否快速实现客户的设计是其关键。

此外，“不可否认的是FPGA的价格昂贵是其大范围应用的障碍，如果厂商能在FPGA的工艺方面降低成本同时在芯片的功能方面尽可能的贴近应用，则有望获得成功。”他强调说，“FPGA一定会在MCU、DSP、ASSP领域成为客户，前提是解决成本与性能的平衡。”

工艺军备竞赛

为了适合复杂应用与成本要求，厂商纷纷采用流行的工艺节点以适应市场的需求，采用更高的工艺或更高效的架构是提高竞争力的有效手段。处于梯队的两大FPGA厂商你追我赶，在工艺、架构的比拼上丝毫不放松。

在的更低制程工艺上，Xilinx选择台积电16nm，Altera宣布与英特尔14nm工艺进行合作。在16nm节点上，Xilinx和台积电共同宣布联手推动一项称之为“FinFast”的专项计划，采用台积电先进的 16FinFET工艺打造拥有最快上市、性能优势的FPGA器件。双方分别投入所需的资源组成一支专属团队，针对FinFET工艺和赛灵思 UltraScale架构进行化。基于此项计划，16FinFET测试芯片预计2013年晚些时候推出，而首批现场系统SoC FPGA产品将于2014年问市。Altera亦不甘示弱，宣称与英特尔14nm Tri-Gate工艺进行合作，并宣布将于2013年底前提供14nm的SoC FPGA测试芯片，预计于2014年正式投产14nm SoC FPGA。

工艺之争还在继续。据了解，平面工艺在20nm节点即遇到瓶颈，因为功耗的问题没法解决。而3D IC、14nm Tri-Gate、16nmFinFET等技术的产生势必为FPGA厂商带来福音。尽管两家公司在28nm FPGA还没被市场彻底消化之际，就已经全力进攻20nm、16/14nm，甚至是更低的10nm等。

在产品架构方面，Altera选择与ARM合作，搭建SoC FPGA架构，Xilinx则发布ASIC级可编程架构UltraScale，后者将面对的不再局限于以前的FPGA行业，而是面向更广阔的PLD +ASIC市场领域，充满变革意义，加快瓜分ASIC、ASSP及DSP供应商在嵌入式系统的市场版图。

四大追求目标

在FPGA领域，除了向IC的工艺前沿不断采用新技术新工艺之外，系统的化、成熟且相对经济的技术与成本组合亦是客户的选择。从趋势上来说，主要集中于四个发展方向。

首先是提高性能和提高集成度。以智能手机为例，数据业务量大大提高，对带宽和速度的要求也越来越高，通信固网的提升对芯片解决方案提出了提高性能的要求，同时市场还在驱动芯片提高集成度，以降低系统成本。

Peera补充说，嵌入式处理器一直是ARM A和M系列处理器，每类根据应用需要、功耗和成本预算来承担一个角色(与A系统列相比，M系列处理器的成本与功耗低得多)。这允许架构师兼得灵活的软件驱动处理的优点，以及专用硬件并行处理的优点。这不一定会改变FPGA的应用领域，但会改变其使用方式，它把集成推向了更高的层次。

其次是要降低功耗。FPGA厂商都会花很多的精力去降低功耗，降低系统成本。降低系统成本可以通过性能的提高，通过集成度的提高来达到该目的，但是降低功耗，必须改变芯片的架构变，以及改变工艺结点，而创新的工艺并非易事。

美高森美表示该公司的优势在于低功耗、小尺寸，且在可靠性与安全性方面，而这些优势都是以成本优化的非易失性FPGA结构实现的。“我们在这些传统优势基础上增加了新的优点，并推出了比市面上其它成本优化FPGA拥有更多功能特点的产品。我们计划利用这些架构类型来继续取得成功，我们感觉其它厂商在努力提高集成度，不惜付出元件成本和功耗上升的代价。我们相信，应该有更好的办法实现集成度与功耗/成本的平衡。”Peera说。

他继续表示，过去一年，美高森美投产更多的主流FPGA产品系列，数量比其它PLD厂商都多。SmartFusion2把主流FPGA特点与稳固的ARM M系列微处理器子系统集成到了密度的FPGA架构之中。IGLOO2是一款通用中密度FPGA，具有的SERDES与I/O集成度，而静态功耗则只是成本优化FPGA市场中的其它产品的十分之一。

第三，降低系统成本。Peera认为，由于FPGA正在迅速成为数据通路的，能够在FPGA上面实现单芯片集成的各种技术也将蓬勃发展。单层(在一个单一硅上集成不同的功能)和多层(利用先进封装技术，把不同的芯片集成到一个单一封装之中)集成方法将得到更多采用。“有了选择余地，系统架构师和开发工程师就会永远青睐可编程性。”他说，“只要不导致BOM成本和功耗上升，我认为增加使用可编程逻辑器件的趋势不会减退。”

作为一家林立于海外巨头中的国产FPGA厂商，京微雅格的窦祥峰也推崇为客户提供化的可编程产品。他认为，一些供应商会制定自己的产品适应不同的应用方向，但却未必适合客户的功能需求。京微雅格的策略是相比竞争对手在相同容量下集成的功能更多，封装更合理。同样，高端产品采用的技术会更先进，功能会更完善，例如其采用SERDES技术在相同容量的芯片上性能会更先进。他还表示，该公司即将推出基于ARM的中等规模FPGA，硬核的Cortex-M3加上丰富的外设与逻辑资源为客户提供全面的SoC产品，目标应用领域是运动控制和消费电子。

他解释说：“采用硬核M3是可以为客户提供经济的解决方案，如果采用软核处理器，软件工程师会疑惑在FPGA与软核的集成上，设计者需要时间去了解FPGA架构，显然不符合快速把产品推向市场的需求，而A9处理能力是非常高的，但对客户而言是却并不经济。我们的处理器已经过优化，在效率与接口部分有很大的创新。”

第四，易用性、生态系统也是非常重要的部分。由于FPGA厂商均致力于集成趋势，可以预计软件工具也将专注于让集成变得更加容易。这包括电路布局改进的前端设计入口，以及利用先进设计手段实现更多高水平的设计抽象。设计时间调试与优化工具(例如用于动态SERDES和I/O信号完整性优化的工具)取得了进步。“集成嵌入式处理器之后，在FPGA内部有专门的模块用于处理器开发，这方面将继续发展和改善，把硬件与固件开发整合在一起。，我们可以预期功耗优化方面将取得大量改善，包括汇报功耗使用情况和允许电源设计者自行优化设计。”美高森美的Peera说，“对于生态系统开发，我们期待in-tool IP加密方法会以IEEE规则为基础进行标准化——这允许第三方厂商更加容易提供开放市场IP宏模块与内核。”

京微雅格也表示，在其自主知识产权EDA工具上付出很大努力，力争为客户提供更加优化的编译效率与友好的界面，无缝与其他的通用工具接口配合。窦祥峰说：“通过广泛的调研，采用工程师更习惯的界面与设计流程；在嵌入式应用方面，我们为客户提供先进的EDA工具，使软件工程师不需要更多培训就能使用我们的处理器。 同时我们的软件功能日臻丰富，功耗分析、时序分析、层次化设计等工具的提供，使客户在使用我们的系统时更加无虞。”

Altera也强调说，为硬件设计人员、嵌入式开发者和软件程序员提供高品质、以生产率为中心的设计工具、提前验证的IP内核和开发板也是Altera的策略重点。对于硬件设计人员，Altera持续改善编译时间，Quartus II软件可提供业内的编译次数，为更有效的设计入口提供更高水平的抽象。此外还有面向软件程序员的OpenCL SDK和支持嵌入式设计人员的高端设计流程和嵌入式设计套件。这些特性与软件的先进综合引擎相结合，帮助设计团队共同有效和快速地完成他们的设计。

Altera还特别同时重视SoC合作伙伴的支持，意欲通过合作伙伴的加盟打造完整的嵌入式生态系统，目前已经有很多嵌入式操作系统和开发工具宣布支持Altera SoC FPGA。